



УКРАЇНА

(19) UA (11) 56937 (13) C2  
(51) МПК (2006)  
H04L 1/00

МІНІСТЕРСТВО ОСВІТИ  
І НАУКИ УКРАЇНИ

ДЕРЖАВНИЙ ДЕПАРТАМЕНТ  
ІНТЕЛЕКТУАЛЬНОЇ  
ВЛАСНОСТІ

## ОПИС ДО ПАТЕНТУ НА ВИНАХІД

(54) ПРИСТРІЙ ДЛЯ ОЦІНКИ ЯКОСТІ ДИСКРЕТНИХ КАНАЛІВ ЗВ'ЯЗКУ

1

2

(21) 2002129683

(22) 03.12.2002

(24) 17.04.2006

(46) 17.04.2006, Бюл. № 4, 2006 р.

(72) Батаєв Олег Петрович, Поляков Петро Федорович, Колісник Олексій Євгенович

(73) УКРАЇНСЬКА ДЕРЖАВНА АКАДЕМІЯ ЗАЛІЗНИЧНОГО ТРАНСПОРТУ

(56) SU 582570, H04B3/46, 30.11.1977

SU 339008, H04L1/10, 15.05.1972

SU 565294, G06F1/04, G06F11/00, H03K19/42, 15.07.1977

SU 594595, H04L7/04, 25.02.1978

SU 934479, G06F15/20, 07.06.1982

RU 2128401 C1, H04M1/50, 27.03.1999

US 5812334 A, G11B5/09, 22.09.1998

US 5644573 A, H04J3/06, 01.07.1997

(57) 1. Пристрій для оцінки якості дискретних каналів зв'язку, що включає суматор, схему вирішування, два демодулятори, блок посилення та перетворення, перший блок вирахування, перший фільтр постійної складової сигналу, перший і другий квадратичні детектори, блок ділення, аналізатор, перший множник, двійковий перемикач, другий множник, інтегратор, другий фільтр постійної складової сигналу, двополюсний перемикач, елемент затримки, блок порівняння, реле, другий блок вирахування; з виходом блока посилення і перетворення паралельно з'єднані входи демодуляторів, з виходами демодуляторів паралельно з'єднані виходи суматора, вихід схеми вирішування з'єднаний з першим входом першого множника, вихід суматора з'єднаний з другим входом першого множника, перший блок вирахування об'єднаний по входу з першим фільтром постійної складової сигналу, вихід якого з'єднаний із другим входом першого блока вирахування, виходи першого і другого квадратичних детекторів підключені відповідно до першого і другого виходів блока ділення, вихід якого підключений до першого входу аналізатора, послідовно з'єднані виходи двійкового перемикача і другого множника з інтегратором, до входу якого підключений вхід другого фільтра постійної складової сигналу, до другого входу дво-

полюсного перемикача підключені входи послідовно з'єднані виходи елемента затримки та блока порівняння, при цьому вихід першого множника з'єднаний з першим входом першого блока вирахування, другий вхід першого блока вирахування підключений до об'єданого другого і третього входів двополюсного перемикача і другого входу блока порівняння, вхід першого квадратичного детектора з'єднаний з виходом другого фільтра постійної складової сигналу, а вхід другого квадратичного детектора – із другим входом другого блока вирахування, вихід якого з'єднаний із другим входом аналізатора, який відрізняється тим, що в нього введені блок стробування і блок синхронізації, причому вхід блока синхронізації паралельно з'єднаний із входом блока посилення і перетворення, а з виходом блока синхронізації паралельно з'єднані перші входи демодуляторів і вхід блока стробування, вихід блока стробування з'єднаний з першим входом інтегратора, з виходом першого демодулятора паралельно з'єднані перші входи схеми вирішування та суматора.

2. Пристрій за п. 1, який відрізняється тим, що блок синхронізації містить множник, пристрій виділення несучої частоти, фазовий детектор, опорний генератор, керуючий елемент, проміжний перетворювач, диференціальний ланцюг, випрямляч, з виходом опорного генератора паралельно з'єднаний другий вхід множника і другий вхід проміжного перетворювача, вихід множника послідовно з'єднаний із входом пристрою виділення несучої частоти, з виходом пристрою виділення несучої частоти послідовно з'єднаний перший вхід фазового детектора, з виходом фазового детектора послідовно з'єднаний вхід керуючого елемента, вихід керуючого елемента з'єднаний з першим входом проміжного перетворювача, з виходом проміжного перетворювача паралельно з'єднаний перший вхід фазового детектора і вхід диференціюючого ланцюга, вихід диференціюючого ланцюга послідовно з'єднаний із входом випрямляча.

3. Пристрій за п. 1, який відрізняється тим, що блок стробування виконаний у вигляді декадного лічильника.

(19) UA (11) 56937 (13) C2

Запропонований пристрій відноситься до галузі радіотехніки, і може бути використаний в системах передачі дискретної інформації електричними сигналами.

Відомий пристрій для оцінки якості дискретних каналів зв'язку, що містить приймач двійкових сигналів, що складається з блоку посилення і перетворення, двох демодуляторів, схеми що вирішує; суматора; розділового ланцюга; блоку вирахування; двох квадратних детекторів; дільника; аналізатора [А. с. СРСР №339008 Н04Л1/10, 1972].

До недоліків цього пристрою відноситься мала точність виміру якості прийнятих сигналів при впливі імітаційних завад.

Найбільш близьким до запропонованого технічного рішення є обраний як прототип пристрій для оцінки якості дискретних каналів зв'язку [А. с. СРСР №582570 Н04Л1/10, 1977], що містить об'єднані по входу перший блок вирахування і перший фільтр постійної складової сигналу, вихід якого з'єднаний із другим входом першого блоку вирахування, а також перший і другий квадратичні детектори, виходи яких підключені відповідно до першого і другого входів блоку дільника, вихід якого підключений до першого аналізатора, введені перший множник і послідовно з'єднані двійковий перемикач, другий множник, інтегратор, до входу якого підключений вхід другого фільтра постійної складової сигналу, і двополюсний перемикач, до другого входу якого підключений вхід послідовно з'єднаних елементів затримки, блоку порівняння і реле, а перший і другий виходи двополюсного перемикача з'єднані відповідно з першим і другим входами другого блоку вирахування, при цьому вихід першого множника з'єднаний з першим входом першого блоку вирахування, другий вхід якого підключений до другого входу двійкового перемикача, а вихід першого блоку вирахування підключений до об'єданого другого і третього входом двополюсного перемикача і другого входу блоку порівняння, вхід першого квадратичного детектора з'єднаний з виходом другого фільтра постійної складової сигналу, а вхід другого квадратичного детектора - із другим входом другого блоку вирахування, вихід якого з'єднаний із другим входом аналізатора, у яке відповідно до винаходу введений блок посилення і перетворення, два блоки демодуляторів, схема що вирішує, суматор, блок синхронізації і блок стробування;

Причини, що перешкоджають одержанню необхідного технічного результату, полягають у наступному: відсутність синхроімпульсів, формованих блоком синхронізації, на вході демодуляторів, може привести до невизначеності тривалості одичної послідовності, що у свою чергу приведе до помилки в прийнятій інформації; крім того, без стробуючого імпульсу тривалість роботи інтегратора не адаптована до тривалості одичних послідовностей і швидкості передачі інформації.

В основу винаходу поставлена задача удосконалення пристрою для оцінки якості дискретних каналів зв'язку в якій за рахунок введення блоку синхронізації і блоку стробування досягається можливість завдання погрішності при вимірі параметрів дискретного каналу зв'язку при одночасному скороченні часу на визначення каналів, що відповідають заданим параметрам, тобто збільшенні швидкості встановлення зв'язку між абонентами.

Поставлена задача вирішується пристроєм, що включає перший блок вирахування, перший фільтр постійної складової сигналу, перший і другий квадратичні детектори, блок розподілу, аналізатор, перший множник, двійковий перемикач, другий множник, інтегратор, другий фільтр постійної складової сигналу, двополюсний перемикач, елемент затримки, блок порівняння, реле, другий блок вирахування, перший множник і послідовно з'єднані двійковий перемикач, другий множник, інтегратор, до входу якого підключений вхід другого фільтра постійної складової сигналу, і двополюсний перемикач, до другого входу якого підключений вхід послідовно з'єднаних елементів затримки, блоку порівняння і реле, а перший і другий виходи двополюсного перемикача з'єднані відповідно з першим і другим входами другого блоку вирахування, при цьому вихід першого множника з'єднаний з першим входом першого блоку вирахування, другий вхід якого підключено до другого входу двійкового перемикача, а вихід першого блоку вирахування підключений до об'єданого другого і третього входів двополюсного перемикача і другого входу блоку порівняння, вхід першого квадратичного детектора з'єднаний з виходом другого фільтра постійної складової сигналу, а вхід другого квадратичного детектора - із другим входом другого блоку вирахування, вихід якого з'єднаний із другим входом аналізатора, у яке відповідно до винаходу введений блок посилення і перетворення, два блоки демодуляторів, схема що вирішує, суматор, блок синхронізації і блок стробування;

причому блок посилення і перетворення виконаний на транзисторній схемі [А. с. СРСР №339008 Н04Л1/10, 1972];

- два блоки демодуляторів виконані на діодних схемах;

- вирішальна схема реалізована на основі діодної схеми;

- суматор виконаний на резисторах;

- блок синхронізації містить множник, пристрій виділення, фазовий детектор, опорний генератор, керуючий елемент, проміжний перетворювач, диференціююче коло, обмежник низу;

- блок стробування виконаний у виді декадного лічильника.

Уведення відмінних ознак призвело до збільшення швидкості встановлення зв'язку між абонентами і точності вимірів якості дискретних каналів зв'язку за рахунок появи можливості завдання погрішності вимірів при вимірі параметрів дискретного каналу зв'язку.

На фіг.1 приведена структурна схема запропонованого пристрою; на фіг.2 приведена структурна схема блоку синхронізації.

Запропонований пристрій містить (фіг.1) блок посилення і перетворення 1, два демодулятори 2, вирішуючу схему 3, суматор 4, блок синхронізації 5, блок стробування 6, перший блок вирахування 7, перший фільтр постійної складової сигналу 8, перший 9 і другий 10 квадратичні детектори, блок дільника 11, аналізатор 12, перший множник 13, двійковий перемикач 14, другий множник 15, інтегратор 16, другий фільтр постійної складової сигналу 17, двополюсний перемикач 18, елемент за-

тримки 19, блоку порівняння 20, реле 21, другий блок вирахування 22, з виходом блоку посилення і перетворення 1 паралельно з'єднані другі входи блоків демодуляторів 2 і вхід блоку синхронізації 5, з виходом блоку синхронізації 5 паралельно з'єднані перші входи блоків демодуляторів 2 і вхід блоку стробування 6, вихід блоку стробування 6 з'єднаний з першим входом інтегратора 16, з виходами блоків демодуляторів 2 паралельно з'єднані входи блоку вирішальної схеми 3 і входи блоку суматора 4, вихід блоку вирішальної схеми 3 з'єднаний з першим входом першого блоку множення 13, вихід блоку суматора 4 з'єднаний із другим входом першого блоку множення 13, об'єднані по входу перший блок вирахування 7 і перший фільтр постійної складової сигналу 8, вихід якого з'єднаний із другим входом першого блоку вирахування 7, а також перший 9 і другий 10 квадратичні детектори, виходи яких підключені відповідно до першого і другого входів блоку дільника 11, вихід якого підключений до першого входу аналізатора 12, перший множник 13 і послідовно з'єднані двійковий перемикач 14, другий множник 15, інтегратор 16, до входу якого підключений вхід другого фільтра постійної складової сигналу 17 і двополюсний перемикач 18, до другого входу якого підключений вхід послідовно з'єднаних елемента затримки 19, блоку порівняння 20 і реле 21, а перший і другий виходи двополюсного перемикача 18 з'єднані відповідно з першим і другим входами другого блоку вирахування 22, при цьому вихід першого множника 13 з'єднаний з першим входом першого блоку вирахування 7, другий вхід якого підключений до другого входу двійкового перемикача 15, а вихід першого блоку вирахування 7 підключений до об'єданого другого і третього входів двополюсного перемикача 18 і другого входу блоку порівняння 20, вхід першого квадратичного детектора 9 з'єднаний з виходом другого фільтра постійної складової сигналу 17, а вхід другого квадратичного детектора 10 - із другим входом другого блоку вирахування 22, вихід якого з'єднаний із другим входом аналізатора 12.

У запропонованому пристрої блок 1 здійснює посилення і перетворення сигналу.

Блоки демодуляторів 2 перетворюють високочастотний сигнал у низькочастотний.

Блок 3 є вирішальною схемою.

На блок суматор 4 надходять сигнали, що відповідають послідовно «1» і «0» із блоків демодуляторів 2.

Блок синхронізації 5 здійснює виділення опорних сигналів (фіг.2).

Блок стробування 6 формує стробуючі імпульси.

Різницевий сигнал з виходу блоку вирахування 7 містить постійну складову, рівну рівню корисного сигналу, якщо корисний сигнал за рівнем більше імітаційної завади. Якщо імітаційна завада перевершує за рівнем корисний сигнал, то на виході блоку вирахування 7 сигнал буде дорівнювати рівню імітаційної завади.

Перемінна складова з виходу першого фільтра постійної складової сигналу 8 керує двійковим перемикачем 14.

Сигнал на виході другого множника 9 буде ма-

ти постійну складову, обумовлену рівнем імітаційної завади, якщо сигнал за рівнем більше імітаційної завади, і перемінну складову, обумовлену рівнем шумів.

Другий квадратичний детектор 10, визначає потужність корисного сигналу.

Блок розподілу 11 здійснює обчислення співвідношення сигнал/шум.

Аналізатор 12 оцінює сигнали, що надходять на його вхід.

На виході множника 13 сигнал буде містити постійну і перемінну складові. Даний сигнал отримується шляхом перемноження сигналу з виходу блоку 3 у виді регенерованих імпульсів і сигналу взятого з виходу блоку 4.

Блок двійкового перемикача 14 керується перемінною складовою, взятою з виходу першого фільтра постійної складової 8.

Квадратичний детектор 15 видає на виході сигнал, пропорційний потужності шумів.

На інтегратор 16 надходять стробуючі імпульси (на перший вхід) і сигнали з множника 9. На виході інтегратора 9 формується сигнал, що містить постійну складову, рівну потужності імітаційної завади, якщо рівень корисного сигналу більше рівня імітаційної завади, і рівну потужності корисного сигналу в протилежному випадку.

Другий фільтр постійної складової сигналу 17 відфільтровує постійну складову, а перемінну складову подає на перший квадратичний детектор 15, що видає на виході сигнал, пропорційний потужності шумів.

Двополюсний перемикач 18 здійснює комутацію сигналів, що надходять на його, під впливом реле 21.

Блок 19 є елементом затримки.

У блоці порівняння 20 здійснюється оцінка зміни рівня постійного складової і рівня корисного сигналу.

Якщо потужність імітаційної завади перевищить потужність корисного сигналу, зафіксовану в елементі затримки 19, тоді блок порівняння 20 видасть сигнал на вхід реле 21, що переведе двополюсний перемикач 18 у верхнє положення, щоб сигнали, що несуть інформацію про рівні корисного сигналу і завади, продовжували надходити по призначенню.

Блок 22 обчислює різницю між рівнем імітаційної завади і рівнем корисного сигналу.

Сигнал з виходу інформаційного приймача у виді регенерованих імпульсів надходить на перший вхід множника 7.

На другий вхід множника 7 надходить сигнал, узятий від інформаційного приймача до його регенерації. Він складається із суми корисної складової, імітаційної завади і шумовий складової. На виході множника 7 сигнал буде містити постійну і перемінну складові. Перший фільтр 2 постійної складової сигналу відфільтровує постійну складову. Різницевий сигнал з виходу блоку 1 вирахування містить постійну складову, рівну рівню корисного сигналу, якщо корисний сигнал за рівнем більше імітаційної завади. Якщо імітаційна завада перевершує за рівнем корисний сигнал, то на виході блоку вирахування 1 сигнал буде дорівнює рівню імітаційної завади.

Перемінна складова з виходу першого фільтра 8 постійної складової сигнали керує двійковим перемикачем 18. Сигнал на виході другого множника 15 буде мати постійну складову, обумовлену рівнем імітаційної завади, якщо сигнал за рівнем більше імітаційної завади, і перемінну складову, обумовлену рівнем шумів. Другий фільтр 11 постійної складової сигналу відфільтровує постійну складову, а перемінну складову подає на перший квадратичний детектор 10, що видає на виході сигнал, пропорційний потужності шумової завади. Постійна складова цього сигналу виділяється на виході інтегратора 16 і через двополюсний перемикач 12 подається на вхід другого блоку вирахування 22.

Робота запропонованого пристрою полягає в наступному.

Прийнятий сигнал з завадою надходить на вхід пристрою синхронізації. На виході виділяється сигнал, що синхронізує роботу демодуляторів. Також з отриманого синхросигналу виділяється стробуючий імпульс, обнуляючий значення інтегратора 16. Розглянемо роботу пристрою за структурною схемою (фіг.1).

Вхідна суміш сигналу з завадою надходить на блок посилення і перетворення 1, з виходу якого перетворений сигнал надходить на інші входи демодуляторів 2 і на блок синхронізації 5. З блоку синхронізації 5 синхроімпульси надходять на перші входи демодуляторів 2, согласуючи їхню роботу. Погоджені у часі сигнали надходять на вирішуючу схему 3 і на суматор 4. Синхроімпульси з виходу блоку синхронізації 5 також надходять на блок стробування 6, що формує стробуючі імпульси, що надходять на перший вхід інтегратора 16.

Сигнал з виходу вирішальної схеми 3 у виді регенерованих імпульсів надходить на перший вхід множника 13.

На другий вхід множника 13 надходить сигнал, утворений на виході суматора 4. Він складається із суми корисної складової, імітаційної завади і шумовий складової. На виході множника 13 сигнал буде містити постійну і перемінну складові. Перший фільтр постійної складової сигналу 8 відфільтровує постійну складову. Різницевий сигнал з виходу блоку вирахування 7 містить постійну складову, рівну рівню корисного сигналу, якщо корисний сигнал за рівнем більше імітаційної завади. Якщо імітаційна завада перевершує за рівнем корисний сигнал, то на виході блоку вирахування 7 сигнал буде дорівнює рівню імітаційної завади.

Перемінна складова з виходу першого фільтра постійної складової сигналу 8 керує двійковим перемикачем 14. Сигнал на виході другого множником 15 буде мати постійну складову, обумовлену рівнем імітаційної завади, якщо сигнал за рівнем більше імітаційної завади і перемінну складову, обумовлену рівнем шумів. Другий фільтр постійної складової сигналу 17 відфільтровує постійну

складову, а перемінна складова з його виходу надходить на перший квадратичний детектор 10, що виділяє на виході сигнал, пропорційний потужності шумів. Постійна складова цього сигналу виділяється на виході інтегратора 16 і через двополюсний перемикач 18 подається на вхід другого блоку вирахування 22.

На другий вхід цього блоку подається сигнал з виходу першого блоку вирахування 7, що через двополюсний перемикач 18 і другий квадратичний детектор 9, що визначає потужність корисного сигналу, надходить на перший вхід блоку ділення 11, що обчислює відношення сигнал/шум по потужності. Сигнали з виходів блоку ділення 11 і блоку вирахування 22 надходять в аналізатор 12 для ухвалення рішення про придатність чи каналу про перекид його на інший алгоритм обробки. Якщо потужність імітаційної завади перевищить потужність корисного сигналу, зафіксовану в елементі затримки 19, тоді блок порівняння 20 видасть сигнал на вхід реле 21, що переведе двополюсний перемикач 18 у верхнє положення, щоб сигнали, що несуть інформацію про рівні корисного сигналу і завади, продовжували надходити за призначенням.

Блок синхронізації 5 працює в такий спосіб.

Сигнали з блоку посилення і перетворення 1 надходять на перший вхід множника 23. З виходом опорного генератора 25 паралельно з'єднаний другий вхід множника 23 і другий вхід проміжного перетворювача 28. У множитку 23 відбувається формування посилок однієї полярності. Сигнали з виходу множника 23 надходять на вхід пристрою виділення 24. У блоці 24 відбувається виділення несучої частоти. З виходу пристрою виділення 24 сигнал надходить на перший вхід фазового детектора 25. З виходу фазового детектора 25 сигнал надходить на керуючий елемент 27. За допомогою керуючого елемента 27 відбувається формування сигналу про зменшення чи збільшення частоти сигналу проміжним перетворювачем 28. Кориговальний сигнал з виходу керуючого елемента 27 надходять на перший вхід проміжного перетворювача 28. У проміжному перетворювачі 28 відбувається чи збільшення чи зменшення частоти сигналу. Отриманий сигнал з виходу проміжного перетворювача 6 надходить на паралельно з'єднані перший вхід фазового детектора 3 і вхід ланцюга, що диференціює, 29. Ланцюг, що диференціює, 7 формує імпульси, що надходять на обмежник знизу 30. Випрямляч 30 здійснює обмеження негативних імпульсів і формування прямокутних імпульсів, що надходять на вихід схеми.

Блок стробування 6 працює в такий спосіб.

На вхід декадного лічильника надходять синхроімпульси з блоку 30. З виходу декадного лічильника після кожного восьмого імпульсу формується стробуючий імпульс, тривалість якого дорівнює подвоєному значенню тривалості синхроімпульсу.

