Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://lib.kart.edu.ua/handle/123456789/14717
Повний запис метаданих
Поле DC | Значення | Мова |
---|---|---|
dc.contributor.author | Каменєв, Олександр Юрійович | - |
dc.contributor.author | Kamenjev, O.J. | - |
dc.date.accessioned | 2023-04-21T14:54:53Z | - |
dc.date.available | 2023-04-21T14:54:53Z | - |
dc.date.issued | 2012 | - |
dc.identifier.citation | Каменєв О. Ю. Методи матричної інтерпретації підсистеми логічних залежностей мікропроцесорної централізації стрілок та сигналів / О. Ю. Каменєв // Радіоелектронні і комп’ютерні системи. - 2012. - № 2. - С. 110–117. | uk_UA |
dc.identifier.issn | 1814-4225 (print); 2663-2012 (online) | - |
dc.identifier.uri | http://lib.kart.edu.ua/handle/123456789/14717 | - |
dc.description.abstract | UA: Розроблені методи аналітичної інтерпретації графічних моделей підсистеми логічних залежностей мікропроцесорної централізації стрілок та сигналів з використанням топологічних матриць. Дані методи дозволяють виконати компактне та наочне аналітичне представлення підсистеми логічних залежностей станцій великої розмірності, яке може бути застосоване в якості критерію адекватності комплексної випробувальної моделі. Матричне представлення підсистеми логічних залежностей передбачає попереднє розбиття графу даної підсистеми на компоненти, які наділені функціональною завершеністю з позиції моделювання поїзних та маневрових переміщень на залізничній станції, що обумовлює надмірність вихідних блоків топологічних матриць, яка виявляється в наявності спільних елементів в суміжних блоках. | uk_UA |
dc.description.abstract | EN: The methods of analytical interpretation of graphic models of subsystem processing logical dependences of microprocessor interlocking of pointers and signals with the use of topological matrices are developed. These methods allow to execute compact and evident presentation of subsystem processing logical dependences of the large dimension stations, which can be used as a complex test-bed criterion of adequacy. Matrix presentation of subsystem of logical dependences is foreseen by the previous laying out the count of this subsystem on components, which are provided with a functional completeness from position of design of the train and mobile moving at the railway station, which stipulates surplus of initial blocks of topological matrices, which appears in a presence general elements in contiguous blocks. Coming from it at development of transition method from the sectional laying out to the continuous topological matrix the exception of general columns and term is foreseen from blocks which are formed on basis the count of subsystem of logical dependences of microprocessor interlocking. | - |
dc.publisher | Національний аерокосмічний університет імені М. Є. Жуковського "Харківський авіаційний інститут" | uk_UA |
dc.subject | мікропроцесорна централізація | uk_UA |
dc.subject | підсистема обробки логічних залежностей | uk_UA |
dc.subject | графічна модель | uk_UA |
dc.subject | матриця інцидентності | uk_UA |
dc.subject | microprocessor interlocking | uk_UA |
dc.subject | subsystem processing logical dependences | uk_UA |
dc.subject | graphic model | uk_UA |
dc.subject | incidence matrix | uk_UA |
dc.title | Методи матричної інтерпретації підсистеми логічних залежностей мікропроцесорної централізації стрілок та сигналів | uk_UA |
dc.title.alternative | Methods of matrix interpretation of subsystem of logical dependences of microprocessor interlocking of pointers and signals | uk_UA |
dc.type | Article | uk_UA |
Розташовується у зібраннях: | 2012 |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
Kamenyev.pdf | 380.39 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.